复位之谜的答案常在供电脚上

数字板子最玄的故障是"偶尔复位"：软件查不出、示波器抓不到，最后发现是去耦电容少焊了一颗或布局远了。供电侧的问题都遵同一个逻辑——瞬态需求与本地供给不匹配。这批上新四件工具把这条线补齐：🔧 去耦电容配置 、🔧 LDO压差与功耗 、🔧 电容储能与放电 和🔧 PWM占空比换算 。

去耦：分层，不是堆料

0.1µF 贴每个供电脚、10µF 守芯片、大电容守入口——这个三层结构人人会背，但落到 BOM 上就变形：有人全堆 10µF，有人 0.1µF 离引脚 2 厘米。配置工具按芯片类型与供电引脚对数出带数量的分层清单，并附一条常被忽略的物理账：ESL 0.5nH 的 100nF 电容自谐振约 16MHz，超过自谐振频率电容呈感性——这就是"越大不一定越好"的数学解释。安放三原则（贴近、环路最小、过孔优先）印在结果卡旁。

LDO：烫手不是玄学是算术

5V 转 3.3V 带 300mA，压差 1.7V 消耗 0.51W——SOT-23 封装 θJA 250℃/W 一乘，结温直接 167℃，远超 125℃ 上限。这不是 LDO 质量差，是线性稳压的物理宿命：压差×电流全部变热。工具把压差校验、功耗、结温三步连算，超限时明确提示换 DC-DC；LDO 效率 = Vout/Vin 这笔账和 Buck 的 90% 并排摆着，选型时自然有数。

储能与占空比：两条容易算错的账

掉电保存、超级电容backup、闪光灯能量——这些需求背后都是 E=½CV² 一条公式，但恒阻放电到几成电压决定了可用能量只有一半多一点，🔧 电容储能与放电 把放电深度也算了进去。PWM 侧，占空比和平均电压的换算看似一乘一除，RMS 值却差一个开根号——驱动电机和加热时用错口径，功率能差出 40%。🔧 PWM占空比换算 三条线并列，一眼分清。

收尾

四件收在电子工程师设计台，与散热、线宽、稳压反馈拼成完整的供电设计包。0.1µF 的来历写在去耦电容词条里。所有计算本地完成，调试现场没网也能查。