打样返工，多半栽在小计算上

大设计不常错，错的都是边角：BOM 里没有 4.9kΩ 这个阻值，硬凑一只误差 5% 的上去；I2C 上拉抄了别人板子的 10kΩ，速率拉到 400kHz 就通信抖；晶振外接电容照抄参考设计的 22pF，频率偏出容差范围；功率 MOS 没算热阻，高温房里跑两小时热跳保护。这四个口子每个都小，加起来够打两轮样。

这批上新四件工具，正好一人堵一个口子：🔧 E系列标准阻值查找 、🔧 I2C上拉电阻计算器 、🔧 晶振负载电容计算器 、🔧 散热热阻计算器 。

阻值凑不出来：两电阻组合替代

标准阻值只有 E 系列：E24 是 ±5% 世界的 24 个基准值，E96 是 ±1% 世界的 96 个。目标 4.9kΩ 在 E24 里不存在（最近是 5.1kΩ，偏差 +4.1%），在 E96 里也没有精确值（4.87kΩ 偏差 -0.6%）。分压要求高的场合，0.6% 已经不够用——这时候两只电阻串或并联往往能凑出 0.1% 以内的组合：比如 12kΩ 串 6.2kΩ 得 18.2kΩ，或两只 9.76kΩ 并联得 4.88kΩ。

阻值查找器做了组合搜索：输入目标值，选 E24 或 E96 库，跨两个 decade 把串联、并联组合全搜一遍，按偏差排序给前十组。省掉的是那种"在 Excel 里拉两列交叉表"的下午。

上拉电阻：一个区间，不是单个值

I2C 上拉不是"经验 4.7kΩ"一个数，是一个由两个约束夹出来的区间：下限由灌电流决定（Rp(min) = (VDD−VOL)/IOL，3.3V 系统按 3mA 灌电流约 967Ω，再小总线拉不高）；上限由上升时间决定（Rp(max) = tr/(0.8473×Cb)，快速模式 300ns 上升时间、100pF 总线电容下约 3.5kΩ）。区间算出来是 967Ω ~ 3.5kΩ，吸附标准值就是 2.2kΩ 或 3.3kΩ——100kHz 标准模式的 4.7kΩ 在 400kHz 快速模式下往往就是通信抖的根源。计算器按 TI 应用笔记 SLVA689 的公式实现，标准/快速/FM+ 三档的上升时间约束都内置了。

晶振电容：CL 匹配，不是抄参考设计

无源晶振的负载电容 CL 是晶振厂的规格（常见 12.5pF、9pF、20pF），外接两只电容按 CL = C1·C2/(C1+C2) + Cs 换算，Cs 是杂散电容（常取 3~5pF）。C1=C2 对称接法下每只 ≈ 2×(CL−Cs)：CL 12.5pF、Cs 3.5pF，每只 18pF——精确值。照抄别人板子的 22pF，实际 CL 变成 14.5pF，晶振频偏按动态电容比例放大，ppm 预算当场爆表。计算器除了正算，还做了吸附标准电容档后回验实际 CL 与频偏：18pF 不在库里的档位时，选 15pF 还是 22pF，各偏多少 ppm 一目了然。

散热：算的是热阻链，不是"感觉够用"

功率器件的热设计是一条串联链：结到壳（Rjc，手册给）+ 壳到散热器（Rcs，硅脂 0.2~0.5℃/W）+ 散热器到环境（Rsa，散热器规格给）。结温 Tj = 环温 + Pd × 总热阻。20W 器件、Rjc 0.8、硅脂 0.4、环温 50℃，要压在 125℃ 结温内，散热器热阻必须小于 2.55℃/W——低于 2℃/W 的自然对流散热片基本告别，得上型材或风扇。计算器正反双向都能算，输出附一条热阻链可视化，每段的温升各占多少直接标在图上。

收尾

这四件加上固件调试常用的 CRC 校验和位运算，收在电子工程师设计台专题。概念层面想再抠深一点：芯片丝印与 Date Code 讲丝印批次、NTC 热敏电阻讲测温选型。公式口径在每页都标了出处（TI SLVA689、IEC 60751），核算时可以对着手册对——我们不给黑盒。